半導体製造　微細化の次は縦に積み上げ　100チップ積層メモリ

微細化が物理的な限界に近づく中、次に進化すると言われているのが積層チップ。平面から立体へと伸びる方向が変わってきます。研究レベルですが、100枚積層を狙った研究結果が報告されています。
　→　東京大学など，厚さ10μm未満のウエハーにFeRAMや論理回路を形成，「100チップ積層メモリを2mm以内で」 - 半導体 - Tech-On！

微細化で得られる低消費電力、高クロック化といった恩恵は得られませんが、微細化で難しくなってきた高密度化を比較的容易に実現することできます。

先日も東芝が16枚のNANDフラッシュと1枚のコントローラーを積層したメモリチップをリリースしましたが、これを積層無しで実現しようと思えばトランジスタの集積密度を17倍にしなければなりません。製造プロセスが1世代進むと面積は約半分になるので、17倍というと4世代ぐらい微細化を進めないと実現しないことに。
　→　蹴茶: 東芝 1チップ（中身は17枚積層）で128GBのNANDフラッシュ　2010.6.18


NANDフラッシュのように集積密度がモノを言う商品ではとても有効な積層ですが、Intel CPUのような発熱量の馬鹿デカイ半導体では積層は難しい。積層していない今でもあまりに熱すぎるため、対策を取らないとメルトダウンしてしまうと言われています。それを何枚も積層するのは画期的な冷却手法が発明されない限り無理でしょう。

結果、東芝のようなフラッシュメーカーは積層技術を積極的に開発し、Intelなどは積層も研究するでしょうが、本業のCPU事業では今後も微細化に邁進することになります。